HDL Works HDL Design Entry EASE v7.2.R3 英文正式版(電路設計軟體)
關掉主程式,破解檔放置於crack夾內,請將破解檔複製於主程式的安裝目錄內既可破解
EASE可提供對VHDL、Verilog、FPGA和ASIC的混合語言等電路設計輸入最佳環境，當完成
設計後，允許使用者自行選擇自己喜歡，由EASE提供獨立的合成與模擬工具。在市場上，
EASE提供最直覺的設計輸入環境，而且不管是對初學者或進階者，提供HDL設計所需的特
性，可選擇文字方式或圖形方式進行設計，EASE會自動依你選擇的編程語言將圖形轉換
成對應的HDL語言。
VHDL(VHSIC Hardware description language-高速積體電路描述語言；
VHSIC- Very High Speed Integrated Circuit：高速積體電路)
EASE offers the best of both worlds with your choice of
graphical or text based HDL entry. You don't need to be a
master of either Verilog or VHDL. When you're creating a
new design, just enter your design using your mix of
graphics and text. EASE automatically generates optimized
HDL code for you in the selected language - VHDL or
Verilog. Industry standard version control environments
deal with design and configuration management enabling
multiple users to work simultaneously on one EASE project.
|
|
專業繪圖軟體
